

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

Toru ICHIEN et al.

Appln. No.: 10/702,448 Group Art Unit: 2125

Filed: November 7, 2003

For: SEMICONDUCTOR DATA PROCESSOR DEVICE AND DATA

PROCESSING SYSTEM

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicants hereby claim the priority of Japanese

Patent Application No. 2002-339128 filed November 22, 2002,
and submit herewith a certified copy of said application.

Respectfully submitted,

y: / 4

Mitchell W. Shapiro

Reg. No. 31,568

MWS:sjk

Miles & Stockbridge P.C. 1751 Pinnacle Drive Suite 500 McLean, Virginia 22102-3833 (703) 903-9000

March 17, 2004

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月22日

号 出 願 Application Number:

特願2002-339128

[ST. 10/C]:

[JP2002-339128]

出 人

Applicant(s):

株式会社ルネサステクノロジ 株式会社ルネサス北日本セミコンダクタ

日立デバイスエンジニアリング株式会社

11 1/1

2003年10月21日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 H02016851

【提出日】 平成14年11月22日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 13/12

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 一圓 亨

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 山口 航

【発明者】

【住所又は居所】 北海道千歳市泉沢1007番地39 株式会社北日本セ

ミコンダクタテクノロジーズ内

【氏名】 笹川 雅恵

【発明者】

【住所又は居所】 千葉県茂原市早野3681番地 日立デバイスエンジニ

アリング株式会社内

【氏名】 若林 守

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【特許出願人】

【識別番号】 000233594

【氏名又は名称】 株式会社北日本セミコンダクタテクノロジーズ

ページ: 2/E

【特許出願人】

【識別番号】

000233088

【氏名又は名称】

日立デバイスエンジニアリング株式会社

【代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】 玉村 静世

【電話番号】

03-5217-3960

【手数料の表示】

【予納台帳番号】 011040

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体データ処理装置及びデータ処理システム

【特許請求の範囲】

【請求項1】 ホスト装置の汎用バスに不揮発性ストレージデバイスを接続可能にする半導体データ処理装置であって、

前記汎用バスの状態に応答してアクティブ状態又はスタンバイ状態を採り、

前記スタンバイ状態において内部クロック信号を停止するクロック回路と、前 記スタンバイ状態においてサブスレッショルドリーク電流を低減する方向に基板 バイアス電圧を印加する電圧発生回路を有することを特徴とする半導体データ処 理装置。

【請求項2】 前記汎用バスに不揮発性ストレージデバイスを接続可能にするための制御プログラムを保有する書き換え可能な不揮発性メモリと前記制御プログラムを実行する中央処理装置を含み、前記中央処理装置と不揮発性メモリは前記基板バイアス電圧の印加対象とされることを特徴とする請求項1記載の半導体データ処理装置。

【請求項3】 前記汎用バスの状態を検出してスタンバイ状態からアクティブ状態への遷移を制御する回路を有し、この回路及び前記電圧発生回路はスタンバイ状態において前記基板バイアス電圧の印加が除外されることを特徴とする請求項2記載の半導体データ処理装置。

【請求項4】 前記不揮発性ストレージデバイスとインタフェースされる第 1インタフェースコントローラを有することを特徴とする請求項3記載の半導体 データ処理装置。

【請求項5】 前記汎用バスとインタフェースされる第2インタフェースコントローラを有することを特徴とする請求項4記載の半導体データ処理装置。

【請求項6】 前記第1インタフェースコントローラはメモリカードインタフェースコントローラであり、前記第2インタフェースコントローラはUSBインタフェースコントローラであることを特徴とする請求項5記載の半導体データ処理装置。

【請求項7】 前記第1インタフェースコントローラと前記第2インタフェ

ースコントローラとの間のデータ転送を制御するデータ転送コントローラを有することを特徴とする請求項5又は6記載の半導体データ処理装置。

【請求項8】 前記第1インタフェースコントローラ、第2インタフェースコントローラ、及びデータ転送コントローラは夫々データの並列入出力ビット数が2nビットであり、前記中央処理装置はデータの並列入出力ビット数がnビット以下であることを特徴とする請求項7記載の半導体データ処理装置。

【請求項9】 前記データ転送コントローラは2nビットの第1データバスに接続され、前記中央処理装置は前記第1データバスの下位側又は上位側の何れか一方に接続されることを特徴とする請求項8記載の半導体データ処理装置。

【請求項10】 前記第1インタフェースコントローラと第2インタフェースコントローラは2nビットの第2データバスに接続され、前記第1データバスを第2データバスに接続するバスコントローラが設けられ、前記バスコントローラは、第2データバスの信号線とアクセスデータのビット位置との対応を固定とし、第1データバスの信号線とアクセスデータのビット位置との対応をアクセスデータサイズに応じて可変とすることを特徴とする請求項9記載の半導体データ処理装置。

【請求項11】 中央処理装置とその制御プログラムを保有する書換え可能 な不揮発性メモリを有し、

スタンバイ状態において、内部クロック信号が停止され、且つ閾値電圧を大き くする方向に基板バイアス電圧が印加され、前記基板バイアス電圧の印加対象に 前記中央処理装置と前記不揮発性メモリを含むことを特徴とする半導体データ処 理装置。

【請求項12】 前記中央処理装置の制御を受ける第1インタフェースコントローラ及び第2インタフェースコントローラと、前記第1インタフェースコントローラと第2インタフェースコントローラとの間のデータ転送を制御可能なデータ転送コントローラとを有することを特徴とする請求項11記載の半導体データ処理装置。

【請求項13】 前記第1インタフェースコントローラはメモリカードインタフェースコントローラであることを特徴とする請求項12記載の半導体データ

処理装置。

【請求項14】 前記第2インタフェースコントローラはUSBインタフェースコントローラであることを特徴とする請求項12記載の半導体データ処理装置。

【請求項15】 前記第1インタフェースコントローラ、第2インタフェースコントローラ、及びデータ転送コントローラは夫々データの並列入出力ビット数が2nビットであり、前記中央処理装置は並列データの処理単位がnビット以下であることを特徴とする請求項12記載の半導体データ処理装置。

【請求項16】 前記データ転送コントローラは2 n ビットの第1 データバスに接続され、前記中央処理装置は前記第1 データバスの下位側又は上位側の何れか一方に接続されることを特徴とする請求項15記載の半導体データ処理装置。

【請求項17】 前記第1インタフェースコントローラと第2インタフェースコントローラは2nビットの第2データバスに接続され、前記第1データバスを第2データバスに接続するバスコントローラが設けられ、前記バスコントローラは、第2データバスの信号線とアクセスデータのビット位置との対応を固定とし、第1データバスの信号線とアクセスデータのビット位置との対応をアクセスデータサイズに応じて可変とすることを特徴とする請求項16記載の半導体データ処理装置。

【請求項18】 データの並列入出力ビット数が2nビットとされる第1周辺回路と、データの並列入出力ビット数が2nビットとされる第2周辺回路と、データの並列入出力ビット数が2nビットとされ前記第1周辺回路と前記第2周辺回路との間のデータ転送制御が可能とされるデータ転送コントローラと、前記データ転送コントローラが接続される2nビットの第1データバスと、並列データの処理単位がnビット以下とされ前記第1データバスの下位側又は上位側の何れか一方に接続された中央処理装置と、を有することを特徴とする半導体データ処理装置。

【請求項19】 前記第1周辺回路と前記第2周辺回路は2nビットの第2 データバスに接続され、第1データバスを第2データバスに接続するバスコント ローラが設けられることを特徴とする請求項18記載の半導体データ処理装置。

【請求項20】 前記バスコントローラは、第2データバスの信号線とアクセスデータのビット位置との対応を固定とし、第1データバスの信号線とアクセスデータのビット位置との対応をアクセスデータサイズに応じて可変とすることを特徴とする請求項19記載の半導体データ処理装置。

【請求項21】 汎用バスに不揮発性ストレージデバイスを接続するための ブリッジ回路を有するデータ処理システムであって、

前記ブリッジ回路は前記汎用バスと不揮発性ストレージデバイスとの間のデータ転送を制御するための半導体データ処理装置を有し、

前記半導体データ処理装置は、データ転送コントローラと、中央処理装置と、その制御プログラムを保有する書換え可能な不揮発性メモリとを有し、前記汎用バスの第1状態に応答してアクティブ状態からスタンバイ状態に遷移し、スタンバイ状態において、内部クロック信号を停止し、且つサブスレッショルドリーク電流を低減する方向に基板バイアス電圧を印加し、前記第1状態に続く第2状態に応答して前記スタンバイ状態からアクティブ状態に遷移することを特徴とするデータ処理システム。

【請求項22】 前記スタンバイ状態において前記基板バイアス電圧が印加される対象には、前記中央処理装置と不揮発性メモリを含むことを特徴とする請求項21記載のデータ処理システム。

【請求項23】 前記不揮発性ストレージデバイスは不揮発性メモリカードであり、前記汎用バスはUSBバスであり、前記第1状態はアイドル状態であり、前記第2状態は通信要求状態であることを特徴とする請求項21又は22記載のデータ処理システム。

【請求項24】 中央処理装置と、

上記中央処理装置によって実行されるべき制御プログラムを格納する電気的に 書込み及び消去可能な不揮発性メモリと、

クロック発生回路と、

第1制御回路と、を有する半導体データ処理装置であって、

前記半導体データ処理装置のスタンバイ状態に応答して、前記クロック発生回

路から発生されるクロック信号が停止され、且つ、前記中央処理装置、前記不揮発性メモリ及び前記クロック発生回路を構成するMOSトランジスタのサブスレッショルドリーク電流が低減される様に、前記中央処理装置、前記不揮発性メモリ及び前記クロック発生回路が前記第1制御回路によって制御されることを特徴とする半導体データ処理装置。

【請求項25】 前記第1制御回路は、前記スタンバイ状態に無関係に、第1及び第2電源電位が供給され、かつ、動作状態にされることを特徴とする請求項24記載の半導体データ処理装置。

【請求項26】 さらに、周辺回路を有し、

前記周辺回路は、結合されるべきバスの状態を検出する第1検出回路を有し、 前記周辺回路の前記第1検出回路を除く回路部分は、前記スタンバイ状態に応 答して前記第1制御回路によって制御され、

前記第1検出回路は、前記スタンバイ状態に無関係に、第1及び第2電源電位が供給され、かつ、動作状態にされることを特徴とする請求項25記載の半導体データ処理装置。

【請求項27】 さらに、第2制御回路を有し、

前記第2制御回路は、前記第1検出回路の出力を検出する第2検出回路を有し

前記第2制御回路の前記第2検出回路を除く回路部分は、前記スタンバイ状態 に応答して前記第1制御回路によって制御され、

前記第2検出回路は、前記スタンバイ状態に無関係に、前記第1及び第2電源 電位が供給され、かつ、動作状態にされることを特徴とする請求項26記載の半 導体データ処理装置。

【請求項28】 汎用バスに不揮発性ストレージデバイスを接続するための ブリッジ回路を有するデータ処理システムであって、

前記ブリッジ回路は前記汎用バスと不揮発性ストレージデバイスとの間のデータ転送を制御するための半導体データ処理装置を有し、

前記半導体データ処理装置は、データ転送コントローラと、中央処理装置と、その制御プログラムを保有する書換え可能な不揮発性メモリと、クロック発生回

路と、第1制御回路と、を有し、

前記半導体データ処理装置は、前記汎用バスの第1状態に応答してアクティブ 状態からスタンバイ状態に遷移し、

前記スタンバイ状態において、前記クロック発生回路はクロック信号の発生を停止し、且つ、前記中央処理装置、前記不揮発性メモリ及び前記クロック発生回路を構成するMOSトランジスタのサブスレッショルドリーク電流が低減される様に、前記中央処理装置、前記不揮発性メモリ及び前記クロック発生回路が前記制御回路によって制御され、

前記半導体データ処理装置は、前記汎用バスの前記第1状態に続く第2状態に 応答して、前記スタンバイ状態からアクティブ状態に遷移することを特徴とする データ処理システム。

【請求項29】 前記半導体データ処理装置の前記第1制御回路は、前記スタンバイ状態に無関係に、第1及び第2電源電位が供給され、かつ、動作状態にされることを特徴とする請求項28記載のデータ処理システム。

【請求項30】 前記半導体データ処理装置は、さらに、周辺回路を有し、前記周辺回路は、前記汎用バスの状態を検出する第1検出回路を有し、

前記周辺回路の前記第1検出回路を除く回路部分は、前記スタンバイ状態に応答して前記第1制御回路によって制御され、

前記第1検出回路は、前記スタンバイ状態に無関係に、前記第1及び第2電源電位が供給され、かつ、動作状態にされることを特徴とする請求項29記載のデータ処理システム。

【請求項31】 前記半導体データ処理装置は、さらに、第2制御回路を有し、

前記第2制御回路は、前記第1検出回路の出力を検出する第2検出回路を有し

前記第2制御回路の前記第2検出回路を除く回路部分は、前記スタンバイ状態 に応答して前記第1制御回路によって制御され、

前記第2検出回路は、前記スタンバイ状態に無関係に、前記第1及び第2電源 電位が供給され、かつ、動作状態にされることを特徴とする請求項26記載のデ ータ処理システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、データプロセッサなどの半導体データ処理装置、例えばホスト装置の汎用バスに不揮発性ストレージデバイスを接続可能にするブリッジ用の半導体データ処理装置に関し、PC(パーソナル・コンピュータ)の汎用バスにメモリカードを接続するブリッジ回路に適用して有効な技術に関する。

[0002]

【従来の技術】

半導体集積回路の低消費電力化という点において、動作状態に応じて同期クロックをオン・オフ制御する技術(特許文献 1 参照)、スタンバイ状態(待機状態)か否かに応じて基板バイアス電圧を調整してサブスレッショルドリークによる無駄な電力消費を低減する技術(特許文献 2)が提供されている。

[0003]

【特許文献1】

特開平11-145897号公報

【特許文献2】

特開平09-83335号公報

[0004]

【発明が解決しようとする課題】

本発明者は携帯端末やノート型PCの汎用バスにメモリカードを接続するためのブリッジ回路について検討した。ブリッジ回路は汎用バスとメモリカードとのインタフェース機能と両者の間のデータ転送機能が必要である。本発明者は、それら機能とそれに対する制御機能を半導体データプロセッサを用いて実現しようとする。

[0005]

このとき、USB (ユニバーサル・シリアル・バス) などの汎用バスのデータ 転送レート、フラッシュメモリーカードなどのアクセス速度は毎秒数百メガビッ

トのように高速になることが予想されるから、前記半導体データプロセッサには、それに対応可能な高速動作が必要になる。しかしながら、メモリカードに対するアクセス頻度は通常は非常に低く、常に高速動作可能な状態である必要はない。また、データ転送やインタフェース動作は高速であることを要するが、インタフェース機能や転送機能に対する動作条件設定などの制御機能は左程高速であることを要しない。本発明者はそれらの点に着目し、ブリッジ回路用のデータプロセッサには、待機時の低消費電力、動作時の低消費電力、更にはその両面から低消費電力を実現することの必要性を見出した。

[0006]

本発明の目的は、待機時の低消費電力を実現することができるブリッジ回路用の半導体データ処理装置を提供することにある。

[0007]

本発明の別の目的は、インタフェース機能の高速化を保証しつつ動作時の低消 費電力を実現することができるブリッジ回路用等の半導体データ処理装置を提供 することにある。

[0008]

本発明の更に別の目的は、待機時とインタフェース動作時の両面から低消費電力を実現することができるブリッジ回路用等の半導体データ処理装置を提供することにある。

[0009]

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

[0010]

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

[0011]

[1]ホスト装置の汎用バスに不揮発性ストレージデバイスを接続可能にする 半導体データ処理装置は、前記汎用バスの状態に応答してアクティブ状態又はス タンバイ状態を採り、前記スタンバイ状態において内部クロック信号を停止する クロック回路と、前記スタンバイ状態においてサブスレッショルドリーク電流を 低減する方向に基板バイアス電圧を印加する電圧発生回路を有する。この半導体 データ処理装置は、前記汎用バスの状態に応答してアクティブ状態とスタンバイ 状態の制御を行うから、ホスト装置の汎用バスに不揮発性ストレージデバイスを 接続するブリッジ回路に最適である。このとき、前記スタンバイ状態において内 部クロック信号を停止し、且つクロッサブスレッショルドリーク電流を低減する 方向に基板バイアス電圧を印加するから、スタンバイ状態における低消費電力を 実現することができる。

[0012]

本発明の具体的な形態では、前記汎用バスに不揮発性ストレージデバイスを接続可能にするための制御プログラムを保有する書き換え可能な不揮発性メモリと前記制御プログラムを実行する中央処理装置を含み、前記中央処理装置と不揮発性メモリは前記基板バイアス電圧の印加対象とする。スタンバイ状態において中央処理装置の動作が停止される以上、その動作プログラムを保有する不揮性メモリも一緒に基板バイアス制御の対象に含めることが低消費電力上得策である。フラッシュメモリなどの不揮発性メモリは記憶情報の書換え制御のために比較的論理規模の大きな周辺回路を有し、その部分でのサブスレッショルドリーク電流を低減することが低消費電力上さらに有意義だからでもある。

[0013]

本発明の半導体データ処理装置は前記汎用バスの状態を検出してスタンバイ状態からアクティブ状態への遷移を制御する回路を有し、この回路及び前記電圧発生回路はスタンバイ状態において前記基板バイアス電圧の印加が除外される。これにより、スタンバイ状態からアクティブ状態への遷移を自立的に制御することができる。

$[0\ 0\ 1\ 4\]$

本発明の更に具体的な形態では、前記不揮発性ストレージデバイスとインタフェースされる第1インタフェースコントローラを有する。また、前記汎用バスとインタフェースされる第2インタフェースコントローラを有し、当該第2インタ

フェースコントローラが汎用バスの状態を検出する回路を有する。例えば前記第 1インタフェースコントローラはメモリカードインタフェースコントローラであ り、前記第2インタフェースコントローラはUSBインタフェースコントローラ である。

[0015]

本発明の更に具体的な形態では、前記第1インタフェースコントローラと前記第2インタフェースコントローラとの間のデータ転送を制御するデータ転送コントローラを有する。データ転送コントローラに対する転送制御条件の設定などの動作制御は中央処理装置が制御プログラムを実行して行う。データ転送コントローラはインタフェースコントローラからの転送要求に従って前記転送制御条件に従ってデータ転送を制御する。

[0016]

本発明の更に具体的な形態として、インタフェース機能の高速化と動作時の低消費電力の双方に着目する。前記第1インタフェースコントローラ、第2インタフェースコントローラ、及びデータ転送コントローラにおけるデータの並列入出力ビット数を2nビットとするとき、前記中央処理装置にはデータの並列入出力ビット数がnビット以下のものを採用する。これは、データ転送やインタフェース動作は高速であることを要するが、インタフェース機能や転送機能に対する動作条件設定などの制御機能は左程高速であることを要しない、という観点を具現化したものである。並列データ入出力ビット数が2nビットの中央処理装置に比べれば実行部及びバッファ部におけるデータ処理単位のビット数が半分以下となり、動作待ち状態若しくはポーリング状態における消費電力を低減することができる。しかも、ストレージデバイスと汎用バスのブリッジ回路では大半が動作待ち状態になるので、動作待ち状態若しくはポーリング状態における低消費電力効果が全体として大きくなる。

[0017]

上記におけるバス接続状態の具体例として、前記データ転送コントローラは2 nビットの第1データバスに接続され、前記中央処理装置は前記第1データバス の下位側又は上位側の何れか一方に接続される。このとき、前記第1インタフェ ースコントローラと第2インタフェースコントローラは2 n ビットの第2データバスに接続され、前記第1データバスを第2データバスに接続するバスコントローラが設けられ、前記バスコントローラは、第2データバスの信号線とアクセスデータのビット位置との対応を固定とし、第1データバスの信号線とアクセスデータのビット位置との対応をアクセスデータサイズに応じて可変とする。前記第1データバスの信号線とアクセスデータのビット位置との対応をアクセスデータサイズに応じて可変とすることにより、前記第1データバスの下位側又は上位側の何れか一方に接続さた前記中央処理装置が2 n ビットのデータを複数回に分けてアクセスする動作が可能にされる。要するに、中央処理装置は前記第1インタフェースコントローラ及び第2インタフェースコントローラに2 n ビットの制御データを複数回に分けて設定する。第2データバスの信号線とアクセスデータのビット位置との対応を固定とすることにより、前記第1インタフェースコントローラ及び第2インタフェースコントローラはアライナを備えることを要しない。

[0018]

[2]本発明の別の観点による半導体データ処理装置は、中央処理装置とその制御プログラムを保有する書換え可能な不揮発性メモリを有し、スタンバイ状態において、内部クロック信号が停止され、且つ閾値電圧を大きくする方向に基板バイアス電圧が印加され、前記基板バイアス電圧の印加対象に前記中央処理装置と前記不揮発性メモリを含む。スタンバイ状態において中央処理装置の動作が停止される以上、その制御プログラムを保有する不揮性メモリも一緒に基板バイアス制御の対象に含めることが低消費電力上有意義だからである。

$[0\ 0\ 1\ 9]$

ホスト装置の汎用バスに不揮発性ストレージデバイスを接続可能にするようなブリッジ回路への適用を想定するなら、前記中央処理装置の制御を受ける第1インタフェースコントローラ及び第2インタフェースコントローラと、前記第1インタフェースコントローラと第2インタフェースコントローラとの間のデータ転送を制御可能なデータ転送コントローラとをオンチップするのがよい。例えば前記第1インタフェースコントローラはメモリカードインタフェースコントローラである。前記第2インタフェースコントローラはUSBインタフェースコントロ

ーラである。

[0020]

本発明の更に具体的な形態として、上記スタンバイ時の低消費電力のほかに、インタフェース機能の高速化と動作時の低消費電力の双方に着目する。前記第1インタフェースコントローラ、第2インタフェースコントローラ、及びデータ転送コントローラにおけるデータの並列入出力ビット数を2nビットとするとき、前記中央処理装置における並列データの処理単位としてnビット以下を採用する。データ転送やインタフェース動作は並列2nビットの入出力によって高速動作可能にされ、インタフェース機能や転送機能に対する動作条件設定などの制御機能はnビット以下の入出力動作で十分であって、動作待ち状態若しくはポーリング状態における中央処理装置の消費電力は並列データ処理単位が2nビットの中央処理装置に比べて格段に低減される。

$[0\ 0\ 2\ 1]$

上記におけるバス接続状態の具体例として、前記データ転送コントローラは2 n ビットの第1データバスに接続され、前記中央処理装置は前記第1データバスの下位側又は上位側の何れか一方に接続される。このとき、前記第1インタフェースコントローラと第2インタフェースコントローラは2 n ビットの第2 データバスに接続され、前記第1 データバスを第2 データバスに接続するバスコントローラが設けられ、前記バスコントローラは、第2 データバスの信号線とアクセスデータのビット位置との対応を固定とし、第1 データバスの信号線とアクセスデータのビット位置との対応をアクセスデータサイズに応じて可変とする。前記第1 データバスの信号線とアクセスデータサイズに応じて可変とすることにより、前記第1 データバスの下位側又は上位側の何れか一方に接続さた前記中央処理装置が2 n ビットのデータを複数回に分けてアクセスする動作が可能にされる。第2 データバスの信号線とアクセスデータのビット位置との対応を固定とすることにより、前記第1インタフェースコントローラ及び第2インタフェースコントローラはアライナを備えることを要しない

[0022]

[3] 本発明の別の観点による半導体データ処理装置は、データの並列入出力ビット数が2nビットとされる第1周辺回路と、データの並列入出力ビット数が2nビット数が2nビットとされる第2周辺回路と、データの並列入出力ビット数が2nビットとされ前記第1周辺回路と前記第2周辺回路との間のデータ転送制御が可能とされるデータ転送コントローラと、前記データ転送コントローラが接続される2nビットの第1データバスと、並列データの処理単位がnビット以下とされ前記第1データバスの下位側又は上位側の何れか一方に接続された中央処理装置と、を有する。

[0023]

前記第1周辺回路と前記第2周辺回路は2nビットの第2データバスに接続され、第1データバスを第2データバスに接続するバスコントローラが設けられる。

[0024]

前記バスコントローラは、第2データバスの信号線とアクセスデータのビット 位置との対応を固定とし、第1データバスの信号線とアクセスデータのビット位・ 置との対応をアクセスデータサイズに応じて可変とする。

[0025]

[4] 本発明に係るデータ処理システムは、汎用バスに不揮発性ストレージデバイスを接続するためのブリッジ回路を有する。前記ブリッジ回路は前記汎用バスと不揮発性ストレージデバイスとの間のデータ転送を制御するための半導体データ処理装置を有する。前記半導体データ処理装置は、データ転送コントローラと、中央処理装置と、その制御プログラムを保有する書換え可能な不揮発性メモリとを有し、前記汎用バスの第1状態に応答してアクティブ状態からスタンバイ状態に遷移し、スタンバイ状態において、内部クロック信号を停止し、且つサブスレッショルドリーク電流を低減する方向に基板バイアス電圧を印加し、前記第1状態に続く第2状態に応答して前記スタンバイ状態からアクティブ状態に遷移する。

[0026]

前記スタンバイ状態において前記基板バイアス電圧が印加される対象には、前

記中央処理装置と不揮発性メモリを含む。

[0027]

前記不揮発性ストレージデバイスは不揮発性メモリカードであり、前記汎用バスはUSBバスであり、前記第1状態はアイドル状態であり、前記第2状態は通信要求状態である。

[0028]

[5] 本発明の更に別の観点による半導体データ処理装置は、中央処理装置と、上記中央処理装置によって実行されるべき制御プログラムを格納する電気的に書込み及び消去可能な不揮発性メモリと、クロック発生回路と、第1制御回路と、を有し、前記半導体データ処理装置のスタンバイ状態に応答して、前記クロック発生回路から発生されるクロック信号が停止され、且つ、前記中央処理装置、前記不揮発性メモリ及び前記クロック発生回路を構成するMOSトランジスタのサブスレッショルドリーク電流が低減される様に、前記中央処理装置、前記不揮発性メモリ及び前記クロック発生回路が前記第1制御回路によって制御される。

[0029]

前記第1制御回路は、前記スタンバイ状態に無関係に、第1及び第2電源電位 が供給され、かつ、動作状態にされる。

[0030]

具体的な形態として、周辺回路(16)を有し、前記周辺回路は、結合されるべきバスの状態を検出する第1検出回路(16A)を有し、前記周辺回路の前記第1検出回路を除く回路部分は、前記スタンバイ状態に応答して前記第1制御回路によって制御され、前記第1検出回路は、前記スタンバイ状態に無関係に、第1及び第2電源電位(vdd、vss)が供給され、かつ、動作状態にされる。

[0031]

さらに、第2制御回路(13)を有し、前記第2制御回路は、前記第1検出回路の出力を検出する第2検出回路(13A)を有し、前記第2制御回路の前記第2検出回路を除く回路部分は、前記スタンバイ状態に応答して前記第1制御回路によって制御され、前記第2検出回路は、前記スタンバイ状態に無関係に、前記第1及び第2電源電位(vdd、vss)が供給され、かつ、動作状態にされる

[0032]

[6] 本発明の更に別の観点によるデータ処理システムは、汎用バスに不揮発性ストレージデバイスを接続するためのブリッジ回路を有する。前記ブリッジ回路は前記汎用バスと不揮発性ストレージデバイスとの間のデータ転送を制御するための半導体データ処理装置を有し、前記半導体データ処理装置は、データ転送コントローラと、中央処理装置と、その制御プログラムを保有する書換え可能な不揮発性メモリと、クロック発生回路と、第1制御回路と、を有する。前記半導体データ処理装置は、前記汎用バスの第1状態に応答してアクティブ状態からスタンバイ状態に遷移し、前記スタンバイ状態において、前記クロック発生回路はクロック信号の発生を停止し、且つ、前記中央処理装置、前記不揮発性メモリ及び前記クロック発生回路を構成するMOSトランジスタのサブスレッショルドリーク電流が低減される様に、前記中央処理装置、前記不揮発性メモリ及び前記クロック発生回路が前記制御回路によって制御される。前記半導体データ処理装置は、前記汎用バスの前記第1状態に続く第2状態に応答して、前記スタンバイ状態からアクティブ状態に遷移する。

[0033]

前記半導体データ処理装置の前記第1制御回路は、前記スタンバイ状態に無関係に、第1及び第2電源電位(vdd、vss)が供給され、かつ、動作状態に される。

[0034]

前記半導体データ処理装置は、さらに、周辺回路(16)を有し、前記周辺回路は、前記汎用バスの状態を検出する第1検出回路(16A)を有し、前記周辺回路の前記第1検出回路を除く回路部分は、前記スタンバイ状態に応答して前記第1制御回路によって制御され、前記第1検出回路は、前記スタンバイ状態に無関係に、前記第1及び第2電源電位が供給され、かつ、動作状態にされる。

[0035]

前記半導体データ処理装置は、さらに、第2制御回路(13)を有し、前記第 2制御回路は、前記第1検出回路の出力を検出する第2検出回路(13A)を有 し、前記第2制御回路の前記第2検出回路を除く回路部分は、前記スタンバイ状態に応答して前記第1制御回路によって制御され、前記第2検出回路は、前記スタンバイ状態に無関係に、前記第1及び第2電源電位(vdd、vss)が供給され、かつ、動作状態にされる。

[0036]

【発明の実施の形態】

《ブリッジ回路のデータプロセッサ》

図1には本発明の一例に係るデータプロセッサが示される。同図に示されるデータプロセッサ1は、例えば相補型MOS (CMOS)集積回路製造技術によって単結晶シリコンのような1個の半導体基板(半導体チップ)に形成される。

[0037]

データプロセッサ1は、中央処理装置(CPU)2、データ転送コントローラとしてのDMAコントローラ(DMAC)3、CPU2の制御プログラムなどを格納する電気的に書込み及び消去可能な不揮発性メモリとしてのフラッシュメモリ4、CPU2の作業領域並びにデータの一時記憶に利用される揮発性メモリとしてのランダムアクセスメモリ(RAM)5、バスコントローラ7、クロック発生回路8、電源回路9、割り込みコントローラ10、タイマカウンタ11、シリアルコミュニケーションインタフェースコントローラ(SCI)12、システムコントローラ13、ウォッチドッグタイマ(WDT)14、第1周辺回路若しくは第1インタフェースコントローラとしてのメモリカードインタフェースコントローラ15、第2周辺回路若しくは第2インタフェースコントローラとしてのUSBインタフェースコントローラ16、及び入出力ポート(PORT)20~29を有する。

[0038]

前記CPU2、DMAC3、フラッシュメモリ4、RAM5、及びバスコントローラ7は内部バス31に接続される。内部バス31は32ビットのデータバス31D、アドレスバス31A、及び図示を省略するコントロールバス(制御信号バス)から成る。前記内部バス31はバスコントローラ7を介して周辺バス32と、別の周辺バス33にインタフェースされる。前記周辺バス32は32ビット

のデータバス32D、アドレスバス32A及び図示を省略するコントロールバス (制御信号バス) から成る。前記周辺バス33は16ビットのデータバス33D、アドレスバス33A及び図示を省略するコントロールバス (制御信号バス) から成る。前記周辺バス32には前記USBインタフェースコントローラ16とメモリカードインタフェースコントローラ15が接続される。前記周辺バス33には、前記割込みコントローラ10、TMR11、SCI12、システムコントローラ13、WDT14、及び入出力ポート20~29が接続される。

[0039]

前記内部バス31はバスコントローラ7を介して周辺バス32,33とインタフェース可能にされる。

[0040]

入出力ポート20~29のうち所定の入出力ポート、例えば入出力ポート27は前記USBインタフェースコントローラ16の外部接続ポートに割り当てられ、入出力ポート26はメモリカードインタフェースコントローラ15の外部接続ポートに割り当てられる。その詳細は後述するが、データプロセッサ1はPC等のホスト装置の汎用バス例えばUSBバスに不揮発性ストレージデバイス例えばメモリカードを接続可能にするブリッジ回路に適用され、入出力ポート27はその外部でUSBバスに接続され、前記入出力ポート26はその外部でメモリカードのコネクタに接続される。USBインタフェースコントローラ16とメモリカードインタフェースコントローラ15の間のデータ転送制御は前記DMAC3が行う。USBインタフェースコントローラ16、メモリカードインタフェースコントローラ15、及びDMAC3に対する動作動作条件の設定などの動作制御はCPUがフラッシュメモリ4の制御プログラムを実行して行う。

[0041]

データプロセッサ1においてバスマスタモジュールは、前記CPU2及びDMAC3である。前記CPU2は、例えばフラッシュメモリ4から命令をフェッチし、取り込んだ命令を解読する命令制御部と、命令制御部による命令解読結果に従って汎用レジスタや算術論理演算器などを用いて演算処理を行なう実行部とを有する。DMAC3はCPU2によりデータ転送条件が初期設定され、周辺回路

15、16などからのデータ転送要求に応答して、データ転送制御を行う。

[0042]

バスコントローラ7は、バスマスタモジュールであるCPU2及びDMAC7等との間のバス権要求の競合に対する調停を行う。調停論理は例えば優先順位に基づく調停制御である。調停の結果、バス権が与えられたバスマスタモジュールは、バスコマンドを出力し、バスコントローラ7は、このバスコマンドに基づいてバスの制御を行なう。

[0043]

割り込みコントローラ10は、周辺バス22に接続されるシステムコントローラ13等の回路モジュールから出力される代表的に示された割込み要求信号IRstb、IRactを入力し、入力された割込み要求信号に対して優先制御及びマスク制御を行って、割り込み要求を受け付ける。割込みコントローラ10は、割込み要求を受付けると、CPU2に割込信号IRQを出力する。CPU2は割込信号IRQが与えられると、実行中の処理を中断して、割込み要因に応じた所定の処理ルーチンに分岐する。分岐先の処理ルーチンの最後では、復帰命令が実行され、この命令を実行することによって前記中断した処理が再開可能にされる。割込み要求信号IRstbはスタンバイ状態への割り込み要求信号である。割り込み要求信号IRactはスタンバイ状態からアクティブ状態への復帰を要求する割り込み要求信号である。

[0044]

前記クロック発生回路 8 は、特に制限されないが、クロック発振器 8 A の発振出力を P L L (フェーズロックドループ) 回路 8 B で倍周乃至逓倍してシステムクロック信号 ϕ を生成する。クロック発生回路 8 の発振動作はシステムコントローラ 1 3 から出力されるクロック制御信号 C K C で停止、開始が制御可能にされる。

[0045]

第1制御回路としての電源回路 9 は、外部端子より供給される 3.3 Vの電源 (VCC=3.3V、VSS=0V)を降圧して、 1.9 Vの内部電源 (Vdd = 1.9 V、VSS=0V) をチップ内に供給する。 さらに電源回路 9 は、基板

バイアスをひくための基板電源としての基板バイアス電圧(vbn、vbp)と制御信号としての制御電圧(vbcn、vbcp)を生成し、チップ内に供給する。基板バイアス電圧vbp、vbnは、通常動作状態であるアクティブ状態では、1.9<math>V、0Vとなるが、低消費電力状態であるスタンバイ状態(待機状態)では、3.3V、-1.8Vとなり、同時にvdd=1.5Vとして、内部回路のサブスレッショルドドリーク電流を低減する。アクティブ状態とスタンバイ状態に応ずる上記基板バイアス制御及び電源制御はシステムコントローラ13からの電源制御信号PWCによって指示される。

[0046]

前記電源回路9からチップ内部への動作電源及び基板バイアス電圧の供給経路 は図2のようになっている。同図ではチップ内の内部回路1は直列接続された2 個のCMOSインバータで代表され、同様に、内部回路2は直列接続された2個 のCMOSインバータで代表される。それぞれのCMOSインバータはpチャネ ル型MOSトランジスタMpとnチャネル型MOSトランジスタMnによって構 成される。通常動作状態においてvdd=vbp=1.9V、vss=vbn= 0 Vとされ、MOSトランジスタMn, Mpの基板・ソース間電位は0 Vにされ る。 v b c p , v b c n の値は任意でよい。スタンバイ状態では、 v d d = 1. 5 V, vbp = 3. 3 V, vss = 0 V, vbn = -1. 8 VEAN, MOSランジスタMp,Mnの基板・ソース間電位は逆方向に1.8Vとされる。vb c p は v b p の電圧と等しく、 v b c n は v b n の電位と等しくされ、スイッチ MOSトランジスタMpsw、Mnswはカットオフ状態にされる。この基板バ イアス状態によりチップ内のMOSトランジスタMn,Mpの閾値電圧が大きく なって、内部回路1を構成する各MOSトランジスタのサブスレッショルドリー ク電流が抑制される。一方、内部回路 2 を構成する各MOSトランジスタMp及 びMnの基板ゲートは、それぞれ内部電源vdd及びvssにそれぞれ結合され る。内部回路2は、後述されるように、電源回路9、システムコントローラ13 内の回路部分13A及びUSBバス状態検出回路16A等のように、スタンバイ 状態でも回路動作の必要な回路を示している。

$[0\ 0.4\ 7]$

システムコントローラ13は、リセット信号RES、モード信号MD0~MD 2、スタンバイ信号STB、サスペンド信号SPD等を入力して、データプロセ ッサ1の動作モードを制御する。

[0048]

データプロセッサ1にリセット信号RESが与えられると、CPU2等のオンチップ回路モジュールはリセット状態とされる。このリセット信号RESによるリセット状態が解除されると、CPU2は所定の制御プログラムのスタートアドレスから命令をフェッチし、プログラムの実行を開始する。

[0049]

図3にはフラッシュメモリ4の詳細な一例が示される。メモリアレイ(MAR Y)60は、マトリクス配置された多数の不揮発性メモリセルを有する。不揮発 性メモリセルは、フローティングゲートに対する電荷の注入又は放出による閾値 電圧の相違によって情報記憶を行うフローティングゲート型、或いは非導電性電 荷トラップ領域にトラップされる電荷トラップ位置に応じて情報記憶を行う電荷 偏在保持型等を採用することができる。ロウデコーダ(RDEC)61はロウア ドレス信号をデコードして不揮発性メモリセルのワード線を選択する。センスラ ッチアレイ(SLA)62は不揮発性メモリセルのビット線毎に、書込み制御情 報をラッチし、或いは読出しデータをセンスするセンスラッチ回路を備える。デ ータラッチ回路(DLAT)63はデータバス31Dから書込みデータを入力し 、データバス31Dに読出しデータを出力する。センスラッチアレイ62のセン スララッチ回路とデータラッチ回路63とはカラムスイッチ回路(CSW)64 で接続可能にされる。カラムデコーダ(CDEC)65はカラムアドレス信号を デコードして、カラムスイッチ回路64によりデータラッチ回路63に接続する センスラッチ回路を選択制御する。モード制御回路(MDC)67は、アクセス 制御信号を入力して、書込み、消去、読み出し等のメモリ動作を制御する。高電 圧発生回路(VPG)66は書込み及び消去に必要な高電圧をチャージポンプ等 により発生する。高電圧はメモリアレイ60、ロウデコーダ61、センスラッチ アレイ62などに供給される。

[0050]

フラッシュメモリ 4 の動作電源は前記 v d d、v s s であり、スタンバイ時における基板バイアス電圧 v b n, v b p による基板バイアスもフラッシュメモリ 4 の全体に対して行われる。

[0051]

図4には図1のデータプロセッサ1を適用したデータ処理システム例えばノー ト型PCのプロセッサボード39の概略的な構成が例示される。プロセッサボー ド39はプリント配線基板に種々の半導体集積回路チップや回路モジュールが実 装されて構成される。このプロセッサボード39に実装されたマイクロプロセッ サ40には、ノースブリッジ(North Bridge)と呼ばれるチップセット(ノース ブリッジチップ)41が接続され、このノースブリッジチップ41にグラフィッ クチップ42、SDRAM(シンクロナス・ダイナミック・ランダム・アクセス ・メモリ)等から成るメインメモリ43、PCI(ペリフェラル・コンポーネン ト・インターコネクト)バス44が接続される。グラフィックチップ42には図 示を省略する液晶ディスプレイが接続される。PCIバス44にはサウスブリッ ジ(South Bridge)と呼ばれるチップセット(サウスブリッジチップ)45、モ デムユニット46、カードバスユニット47等が接続される。サウスブリッジチ ップ45はIDE (インテグレーテッド・デバイス・エレクトロニクス) ポート 48、ISA (インダストリー・スタンダード・アーキテクチャ) バス (又はL PC(ロー・ピン・カウント)49、USBバス50に接続される。前記IDE ポートにはそれぞれ図示を省略するCD-ROM(コンパクト・ディスクーリー ド・オンリ・メモリ)やHDD(ハード・ディスク・ドライブ)等が接続される 。 I S A バス(又は L P C) 4 9 には B I O S チップ 5 1 やサウンドユニット 5 ・ 2などが接続される。USBバス50には前記データプロセッサ1がメモリカー ド53のブリッジ回路として接続される。USBインタフェースコントローラ1 6がUSBバス50に接続され、メモリカードインタフェースコントローラ15 がコネクタ54を介してメモリカード53に接続可能にされる。特に制限されな いが、USBインタフェースコントローラ16及びUSBバス50はUSBバー ジョン2.0規格に準拠する。

[0052]

ノートPCには、メインメモリ43の内容を保持したまま、システムクロック 信号を停止し、液晶ディスプレイや内蔵ハードディスクなどの電源を切ることにより、消費電力を低減するサスペンドモード(ノートPCのスタンバイモード)が備わっている。

[0053]

ノートPCがサスペンド状態になると、前記サウスブリッジチップ45の動作 クロック信号も停止され、これによって、USBバス50はデータ通信の起きな い状態(USBアイドル状態)で停止する。データプロセッサ1は、このアイド ル状態に応答してスタンバイ状態とされる。

[0054]

《スタンバイ・アクティブ遷移制御》

前記データプロセッサ1において、アイドル状態に応答するスタンバイ状態への 遷移と、スタンバイ状態からアクティブ状態へ復帰する制御について説明する。

[0055]

図5にはノートPCがサスペンド状態となり、その後サスペンド状態から復帰して動作を開始する場合のタイミングが例示される。USBインタフェースコントローラ16はUSBバス50の状態を検出してインタフェース動作を行う。USBインタフェースコントローラ16は、USBアイドル状態を一定時間(Ti)以上検出しつづけると、内部信号であるサスペンド信号SPDをアサートする(時刻t1)。システムコントローラ13は、USBインタフェースコントローラ16からアサートされたサスペンド信号SPDを受け付けると、サスペンド割り込み要求信号IRstbを割り込みコントローラ10にアサートする(時刻t2)。割り込みコントローラ10は割り込み要求の優先度や割り込み競合状態を判定し他結果、そのサスペンド割り込み要求の優先度や割り込み競合状態を判定し他結果、そのサスペンド割り込み要求を受け付けると、割込信号IRQをCPU2にアサートする。CPU2は処理中の命令実行を完了してから、その割り込み要求で指定される割り込みベクタから分岐先アドレスを取得し、CPUスタンバイの令を実行する(時刻t3)。これによってCPU2はスタンバイフラグ(図示せず)をセットし、スタンバイ信号STBをシステムコントローラ13にアサートする。システムコントローラ13はクロック制御信号CKCをアサー

トしてクロック発生回路8によるクロック発生動作を停止すると同時に、電源制御信号PWCをアサートして、電源回路9に基板バイアスを引くよう要求する。これによって電源回路9は、図2で説明したようにvbn、vbpを図示の値に制御し、バックバイアスを引くことにより、内部回路のサブスレッショルドリーク電流を低減した低消費電力状態へ遷移する。

[0056]

ノートPCがサスペンド状態から復帰し、再び動作を開始すると、USBバス50は、通信要求の状態とされる。データプロセッサ1はその通信要求状態に応答してアクティブ状態に遷移することが必要である。USBインタフェースコントローラ16においてUSBバス50の通信要求に応答してサスペンド信号SPDをネゲートする回路(USBバス状態検出回路又は第1検出回路)16Aはデータプロセッサ1のスタンバイ状態においても基板バイアス電圧が印加されず、動作可能な状態に維持される。その他、スタンバイ状態においても基板バイアス電圧が印加されずに動作可能な状態に維持されるべき回路は、ネゲートされたサスペンド信号SPDを検出して電源回路9を制御する回路部分(第2検出回路回路)13Aとされる。前記電源回路9も当然基板バイアスされない。スタンバイ状態において基板バイアスされない回路13A、16A、9は纏めてレイアウトされることが望ましい。

[0057]

ィブ状態への遷移を認識する。これにより、USBバス50からの通信要求を受けたUSBインタフェースコントローラ16はCPU2の制御の下でデータ通信が可能になり、DMAC3を介してUSBバス50からメモリカード53へに書込み、或いはメモリカード53からUSBバス50へのデータ読出しが可能にされる。

[0058]

上記データプロセッサのスタンバイ・アクティブ遷移制御によれば、前記USBバス50の状態に応答してアクティブ状態とスタンバイ状態の制御を行うから、USBバス50のようなの汎用バスにメモリカード53のような不揮発性ストレージデバイスを接続するブリッジ回路に最適であり、前記スタンバイ状態において内部クロック信号を停止し、且つクロッサブスレッショルドリーク電流を低減する方向に基板バイアス電圧を印加するから、スタンバイ状態における低消費電力を実現することができる。

[0059]

また、前記CPU2とフラッシュメモリ4は前記基板バイアス電圧の印加対象とされる。スタンバイ状態においてCPU2の動作が停止される以上、その制御プログラムを保有するフラッシュメモリ4も一緒に基板バイアス制御の対象に含めることが低消費電力上得策である。フラッシュメモリは記憶情報の書換え制御のために比較的論理規模の大きな周辺回路としてモード制御回路67や高電圧発生回路67を有し、その部分でのサブスレッショルドリーク電流を低減することが低消費電力上さらに有意義だからでもある。

$[0\ 0\ 6\ 0]$

前記USBバス50の状態を検出してスタンバイ状態からアクティブ状態への 遷移を制御する回路16A, 13Aと前記電源回路9はスタンバイ状態において 前記基板バイアス電圧の印加が除外されるから、スタンバイ状態からアクティブ 状態への遷移を自立的に制御することができる。

$[0\ 0\ 6\ 1]$

上記においては、スタンバイ状態において基板バイアス電圧を印加することに よって、MOSトランジスタのサブスレッシューホールド電流の低減を行う方法

に関して説明されたが、それに限定される物ではない。すなわち、MOSトラン ジスタのサブスレッシューホールド電流の低減は、図14に示される様な方法で あっても良い。この場合、内部回路1は内部電源配線ivdd及びivssの間 に結合された複数のインバータと、内部電源配線ivdd及びivssと降圧電 源配線vdd及びvssとの間にそれぞれ結合されたパワースイッチ用Pチャネ ル型MOSトランジスタMpsw1およびパワースイッチ用Nチャネル型MOS トランジスタMnsw1とによって構成される。内部回路2は、図2の構成と同 様であるため説明を省略する。パワースイッチ用Pチャネル型MOSトランジス タMpsw1は、スタンバイ状態において、電源回路9から発生させる制御信号 Vcpによって非動作状態に制御される。また、パワースイッチ用Nチャネル型 MOSトランジスタMnsw1も、スタンバイ状態において、電源回路9から発 生させる制御信号Vcnによって非動作状態に制御される。その結果、スタンバ イ状態において、内部回路1を構成する複数のインバータは内部降圧電源を供給 されないので、内部回路1の複数のインバータを構成するMOSトランジスタの サブスレッシューホールド電流は低減される。一方、アクティブ状態においては 、パワースイッチ用Pチャネル型MOSトランジスタMnsw1およびパワース イッチ用Nチャネル型MOSトランジスタMnsw1は、電源回路9から発生さ せる制御信号Vcnによって動作状態に制御されるので、内部回路1を構成する 複数のインバータは内部降圧電源を供給される。

[0062]

《インタフェースの高速化と動作時の低消費電力》

図6には前記バスコントローラ7におけるデータバスブリッジ部分の詳細が例示される。

[0063]

USBバージョン2.0の規格ではデータ転送レートが毎秒480メガビットとされ、次世代のメモリーカードインタフェースではアクセス速度が毎秒100~200メガビットとされ、これらのデバイス間でデータをブリッジする用途のデータプロセッサ1では、転送速度をどこまで引き上げられるかが一つの重要な課題となる。

[0064]

そこで、周辺データバス32Dを32ビットとし、これに接続するUSBインタフェースコントローラ16、メモリーカードインタフェースコントローラ15も並列データ入出力ビット数を32ビットとした。さらに、DMAC3の並列データ入出力ビット数も32ビットとし、内部データバス31Dのバス幅も32ビットとして、USBインタフェースコントローラ16とメモリーカードインタフェースコントローラ15との間のDMA送を32ビットで行えるようにした。

[0065]

こうしたブリッジ用のデータプロセッサ1では、データ転送以外の処理は、それほど高速性が要求されない。ノート型PCに適用されるような消費電力が重要となる分野では、16ビットCPUで十分な処理能力が出せるのに、わざわざ消費電力の大きな32ビットCPUを使う必要はない。そこで、データプロセッサ1のCPU2には、16ビットで低消費電力なCPUを採用した。16ビットCPUとはデータ処理単位が16ビットの実行部若しくは演算部を有するCPUでり、データの並列入出力ビット数は通常16ビットである。

[0066]

CPU2の16ビットのデータ入出力端子は内部データバスの下位16ビットIDB[15:0]に接続される。ここでは、アドレス信号はバイトアドレスとされ、ロングワードのバイトデータデータD0~D3とアドレス下位2ビットとの対応は図7に示される対応とする。このとき、データサイズに応ずる内部データバス31D上でのデータアライメントは図8に例示される。内部データバス31Dの上位16ビットIDB[31:15]は、DMAC3がロングワード(32ビット)アクセスする時だけ使用され、ワード(16ビット)、バイト(8ビット)アクセスの場合には、32ビットバス31Dが接続されたDMAC3であっても、下位16ビットのみを使用するようにした。要するに、内部データバス31Dの信号線とアクセスデータのビット位置との対応はアクセスデータサイズに応じて可変とされる。可変とすることにより、内部データバス31Dの下位側に接続されたCPU2が32ビットのデータを2回に分けてアクセスする動作が可能にされる。

[0067]

周辺バス32Dは、図9に示すように、ワード、バイトアクセスであっても、対象となるアドレスによって、上位側のデータバスにもデータが出力されるようにする。要するに、周辺データバス32Dの信号線とアクセスデータのビット位置との対応はアクセスデータサイズにかかわらず固定とされる。固定アライメントとすることにより、USBインタフェースコントローラ16及びメモリーカードインタフェースコントローラ15のような周辺モジュールはデータ入出力におけるアライナを備えることを要せず、その設計が容易になる。

[0068]

前記バスコントローラ7は上述のデータアライメントの異なる内部データバス31と周辺データバス32をブリッジさせるデータバスブリッジ部分として、図6に例示される第1ラッチ回路LAT1乃至第4ラッチ回路LAT4、セレクタSL1、バスドライバBD1、バスドライバBD2、バスドライバBD3a、バスドライバBD3b、及びバスドライバBD4を有する。それらに対するラッチ制御、選択制御、駆動制御は、バス権を獲得しているアクセス主体の種別、アクセスデータサイズ、アクセス方向に従って、バスコントローラ7内部の図示を省略するバス制御ロジックで行われる。

[0069]

図10にはDMACを使ってUSBインタフェースコントローラ16又はメモリーカードインタフェースコントローラ15にロングワードライトアクセスする場合のバスブリッジ制御形態が例示される。図11にはDMACを使ってUSBインタフェースコントローラ16又はメモリーカードインタフェースコントローラ15にロングワードリードアクセスする場合のバスブリッジ制御形態が例示される。DMAC3も、周辺モジュール(USBインタフェースコントローラ16、メモリーカードインタフェースコントローラ15)も並列データ入出力ビット数は32ビットであるから、ロングワードアクセスは、1回のバスサイクルで終了する。

[0070]

図10ンロングワードライトアクセス時は、上位側のデータ(D3, D2)は

I DB[31:16] \rightarrow SL1 \rightarrow LAT1 \rightarrow BD1 \rightarrow PDB[31:16]と転送され、下位側のデータ(D1, D0)はIDB[15:0] \rightarrow LAT2 \rightarrow BD2 \rightarrow PDB[15:0]と転送され、周辺モジュールのデータレジスタへ書き込まれる。

[0071]

図11のロングワードリードアクセス時は、上位側のデータ(D3, D2)は PDB[31:16] → LAT3 → BD3 a → IDB[31:16] と転送され、下位側のデータ(D1, D0)は PDB[15:0] → LAT4 → BD4 → IDB[15:0] と転送され、DMAC3のデータレジスタに読み込まれる。

[0072]

図12にはCPU2からUSBインタフェースコントローラ16又はメモリーカードインタフェースコントローラ15にロングワードデータをライトアクセスする場合のバスブリッジ制御形態が例示される。図13にはCPU2がUSBインタフェースコントローラ16又はメモリーカードインタフェースコントローラ15からロングワードデータをリードアクセスする場合のバスブリッジ制御形態が例示される。CPU2の並列データ入出力ビット数は16ビットしかないため、ロングワードアクセスは、2回のワードアクセスに分割される。

[0073]

ライトアクセス時は、CPU2の一回目のアクセスで、上位側データ(D3,D2)がIDB[15:0]→SDL1→LAT1に転送され、一旦ラッチ回路LAT1でデータを貯える。CPUの2回目のアクセスで、下位側データ(D1,D0)がIDB[15:0]→LAT2→DB2→PDB[15:0]へと転送され、これに並行して、既にラッチされている上位側データ(D3,D2)がLAT1→BD1→PDB[31:0]へと転送され、USBインタフェースコントローラ16又はメモリーカードインタフェースコントローラ15のデータレジスタにデータD3~D0が書き込まれる。

[0074]

リードアクセス時は、CPU2の1回目のアクセスで、上位側データ (D3, D2)が $PDB[31:16] \rightarrow LAT3 \rightarrow BD3b \rightarrow IDB[15:0]$ へと転送され、1回目の読み出しが行われるのに並行して、下位側データ (D1, D0)

がPDB[15:0]→LAT4へと転送され、一旦ラッチ回路LAT4でデータを貯える。CPU2の2回目のアクセスで、既にラッチされている下位側データ (D1, D0) がLAT4→BD4→IDB[15:0]へと転送され、2回目の 読み出しで、データD3~D0がCPU2に読み込まれる。

[0075]

以上のバスブリッジ機構を採用することにより、USBインタフェースコントローラ16とメモリーカードインタフェースコントローラ15間のデータ転送を32ビットのデータバス31D、32Dで高速に行うことができ、また、USBインタフェースコントローラ16及びメモリーカードインタフェースコントローラ15のレジスタに割り付けられた、各種フラグのポーリング、設定ビットの書き込みなどの制御処理は、16ビットバスIDB[15:0]で接続された16ビットCPU2で処理するからアクティブ時のCPU2による電力消費も低減することができる。

[0076]

データプロセッサ1をUSBバス50のような汎用バスとメモリカード53のようなストレージデバイスとの間のブリッジ回路に採用することにより、スタンバイ時の低消費電力と、アクティブ時の高速データ転送並びに低消費電力化の双方を実現することができる。

[0077]

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

[0078]

例えば、例えば汎用バスはUSBバージョン2.0準拠のバスに限定されず、その他のバージョンのUSBバス、ISAバスなど他の規格のバスであてよい。ストレージデバイスはメモリカードに限定されない。メモリカードもフラッシュメモリカードのような不揮発性メモリカードだけでなく、揮発性メモリカードであってもよい。或いはカード型ハードディスクドライブであってもよい。

[0079]

バスブリッジの機構は汎用バスとストレージデバイスのブリッジ回路の限定されず、種々のブリッジ回路に適用可能である。

[0080]

インタフェースコントローラ及びデータ転送コントローラの並列データ入出力 ビット数とCPUのビット数の関係は、32ビットと16ビットに限定されない 。更に高速のデータ転送をサポートする場には、前者を64ビット、後者を16 ビットとしたり、前者を128ビット、後者を32ビットにしたりする選択も可 能である。

[0081]

不揮発性メモリはフラッシュメモリに限定されない。高誘電体メモリなどであってもよい。1個の不揮発性メモリセルに対する情報記憶は2値に限定されず、4値等の多値記憶であってもよい。

[0082]

データプロセッサのオンチップモジュールは上記データプロセッサに限定されず、適宜変更可能である。上記データプロセッサ1は、オンボードでオンチップフラッシュメモリ4の書換えを可能にするものであり、例えば、書換えデータや書換え制御プログラムを入力すためにSCI12を搭載しているが、それ以外のインタフェースを実装してもよい。更に、オンチップの論理を大規模化したシステムLSIとして実現することも可能である。

[0083]

また、内部バスに対するCPUの接続は下位側に限定されず、上位側としてもよい。何れを採用するかは、アドレスに対するデータ配列がビッグエンディアンか、リトルエンディアンかに応じて決定することも可能である。

[0084]

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるノート型PCのブリッジ回路に適用した場合について説明したが、本発明はそれに限定されず、PDA(パーソナル・データ・アシスタント)のような携帯端末、更にはその他のデータ処理システムに広く適用することができる



[0085]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

[0086]

すなわち、ブリッジ回路用の半導体データ処理装置において待機時の低消費電力を実現することができる。

[0087]

ブリッジ回路用の半導体データ処理装置においてインタフェース機能の高速化 を保証しつつ動作時の低消費電力を実現することができる。

[0088]

ブリッジ回路用等の半導体データ処理装置において待機時とインタフェース動 作時の両面から低消費電力を実現することができる。

【図面の簡単な説明】

図1】

本発明の一例に係るデータプロセッサの一例を示すブロック図である。

【図2】

電源回路からチップ内部への動作電源及び基板バイアス電圧の供給経路を例示する回路図である。

【図3】

フラッシュメモリの詳細な一例を示すブロック図である。

【図4】

図1のデータプロセッサを適用したデータ処理システム例えばノート型PCのプロセッサボードの概略的な構成を例示するブロック図である。

【図5】

ノートPCがサスペンド状態となり、その後サスペンド状態から復帰して動作 を開始する動作を例示するタイミングチャートである。

【図6】

バスコントローラにおけるデータバスブリッジ部分の詳細を例示するブロック



図である。

【図7】

ロングワードのバイトデータ $D0\sim D3$ とアドレス下位2ビットとの対応を例示する説明図である。

【図8】

データサイズに応ずる内部データバス上でのデータアライメントを例示する説 明図である。

図9】

周辺データバスの信号線とアクセスデータのビット位置との対応をアクセスデータサイズにかかわらず固定とするデータアライメントの一例を示す説明図である。

【図10】

DMACを使ってUSBインタフェースコントローラ又はメモリーカードイン タフェースコントローラにロングワードライトアクセスする場合のバスブリッジ 制御形態を例示する説明図である。

【図11】

DMACを使ってUSBインタフェースコントローラ又はメモリーカードイン タフェースコントローラにロングワードリードアクセスする場合のバスブリッジ 制御形態を例示する説明図である。

【図12】

CPUからUSBインタフェースコントローラ又はメモリーカードインタフェースコントローラにロングワードデータをライトアクセスする場合のバスブリッジ制御形態を例示する説明図である。

【図13】

CPUがUSBインタフェースコントローラ又はメモリーカードインタフェースコントローラからロングワードデータをリードアクセスする場合のバスブリッジ制御形態を例示する説明図である。

【図14】

⁻電源回路からチップ内部への動作電源及びパワースイッチトランジスタMps



w1およびMnsw1を利用する場合の内部回路1を例示する回路図である。

【符号の説明】

- 1 データプロセッサ
- 2 CPU
- 3 DMAC
- 4 フラッシュメモリ
- 5 RAM
- 7 バスコントローラ
- 8 クロック発生回路
- 9 電源回路
- vbn, vbp 基板バイアス電圧
- vdd、vss 内部電源電圧
- 10 割り込みコントローラ
- 13 システムコントローラ
- 15 メモリカードインタフェースコントローラ
- 16 USBインタフェースコントローラ
- 13A, 16A 汎用バスの状態を検出してスタンバイ状態からアクティブ状態への遷移を制御する回路
 - 31 内部バス
 - 31D 32ビット内部データバス
 - 32 周辺バス
 - 32D 32ビット周辺データバス
 - 33 周辺バス
 - 33D 16ビット周辺データバス
 - IRstb スタンバイ状態への割込み要求信号
 - IRact アクティブ状態への割込み要求信号
 - IRQ 割り込み信号
 - SPD サスペンド信号
 - STB スタンバイ信号



PWC 電源制御信号

CKC クロック制御信号


50 USBバス

53 メモリカード




【書類名】 図面

【図1】







【図2】



【図3】






















【図7】





【図8】

図8

	アドレス	データ				CPU	DMAC
	1, 0	31	23	15	70		
ロングワード	ХХ	D 3	D 2	D1	D0	×	0
ワード	0 x	_		D3	D2	0	0
	1 x	_		D1	DO	0	0
バイト	00			D3	-	0	0
	01	_	_	_	D 2	0	0
	10	_		D 1		0	0
	11			_	D0	0	0


【図9】

図 9

	アドレス	データ					
	1, 0	31	23	15	7 0		
ロングワード	XX	D3	D2	D1	DO		
ワード	0x	D3	D2		_		
	1x		_	D1	DO		
バイト	00	D3	_	_	_		
	01	_	D2	_	_		
	10		_	D1			
	11	_	_	_	DO		




【図10】




(DMACロングワードライト)

【図11】




(DMACロングワードリード)

【図12】




(CPUロングワードライト)

【図13】



(CPUロングワードリード)

【図14】



【書類名】 要約書

【要約】

【課題】 待機時の低消費電力、インタフェース機能の高速化、動作時の低消費電力を実現する半導体データ処理装置を提供する。

【解決手段】 半導体データ処理装置(1)はホスト装置の汎用バスに不揮発性ストレージデバイスを接続可能とし、汎用バスの状態に応答してアクティブ状態又はスタンバイ状態を採り、スタンバイ状態において内部クロック信号(ϕ)を停止し、スタンバイ状態においてサブスレッショルドリーク電流を抑制する基板バイアス電圧(v b n, v b p)を印加する。中央処理装置(2)とその制御プログラムを保有する書き換え可能な不揮発性メモリ(4)も基板バイアス電圧の印加対象とする。インタフェースコントローラ(15,16)及びデータ転送コントローラ(3)におけるデータの並列入出力ビット数を 2 n ビットとするとき、中央処理装置にはデータ処理単位が n ビット以下のものを採用する。

【選択図】 図1

ページ: 1/E

【書類名】

出願人名義変更届 (一般承継)

【あて先】

特許庁長官 殿

【事件の表示】

【出願番号】

特願2002-339128

【承継人】

【識別番号】

503121103

【氏名又は名称】

株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】 玉村 静世

【提出物件の目録】

【包括委任状番号】 0308734

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4月11日付け

提出の会社分割による特許権移転登録申請書 を援用

する

【物件名】

権利の承継を証明する承継証明書 1

【援用の表示】

特願平2-321649号 同日提出の出願人

名義変更届(一般承継)を援用する

【プルーフの要否】 要

認定・付加情報

特許出願の番号 特願2002-339128

受付番号 50301210819

書類名 出願人名義変更届 (一般承継)

担当官 小野寺 光子 1721

作成日 平成15年10月 7日

<認定情報・付加情報>

【提出日】 平成15年 7月23日

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所

出願人履歴情報

識別番号

[000233594]

1. 変更年月日

2002年11月15日

[変更理由]

名称変更 住所変更

住 所

北海道千歳市泉沢1007番地39

氏 名

株式会社北日本セミコンダクタテクノロジーズ

2. 変更年月日

2003年 4月11日

[変更理由]

名称変更

住 所

北海道千歳市泉沢1007番地39

氏 名 株式会社ルネサス北日本セミコンダクタ

出願人履歴情報

識別番号

[000233088]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

千葉県茂原市早野3681番地

氏 名

日立デバイスエンジニアリング株式会社

出願人履歴情報

識別番号

[503121103]

変更年月日
 変更理由]

2003年 4月 1日

住 所

新規登録

住 所 名

東京都千代田区丸の内二丁目4番1号

株式会社ルネサステクノロジ